Drei Transistorschichten: Forscher fertigen 3D-Chips mit laminiertem Silizium

Lange waren immer kleinere Transistoren die treibende Kraft, die Moore's Law am Laufen hielt. Doch die zentralen Bausteine digitaler Logikhalbleiter schrumpfen kaum noch. Unternehmen und Forscher suchen daher nach neuen Wegen, immer mehr Transistoren auf gleicher Fläche unterzubringen. Besonders vielversprechend sind in mehreren Lagen gestapelte Transistoren, wie sie bei Flash-Speicher bereits genutzt werden.

In der Praxis erweist sich das allerdings als schwierig: Leistungsfähige Transistoren brauchen praktisch monokristallines Silizium, was aber nur bei Temperaturen um 1.000 °C wächst. Die wiederum würden die bereits gefertigten Schichten des Chips zerstören. Forscher der University of Illinois in Urbana-Champaign in den USA fanden dafür eine pragmatische Lösung(öffnet im neuen Fenster): Sie laminieren die Siliziumschicht auf, anstatt sie mittels chemischer Gasphasenabscheidung (CVD) wachsen zu lassen.